흔히 디지털IC설계는 두가지로 나눌 수 있다.
Trangister level design + Custom layout + spice simulation (analog simul)
Verilog coding + Synthesis + Semi Automatic Layout
내가 주로 하는 설계들은 모두 2번이다 (1번의 설계는 아날로그 프로젝트-Sram with DAC를 참고하자)
-System Level/Functional Level : C, System-C, System-Verilog 등으로 행동에 대해 적은 것으로, 타이밍에 대한 내용이 없다.
-RTL : Verilog 코딩. 내가 맨날 하는거.
-Gate level : 설명이 어렵다. 그림으로 이해하자
*네트리스트 또한 Gate level Verilog coding이다.
-Transistor level, Layout level은 다들 잘 알거라 생각한다. (모르면 Sram with DAC를 참고)
*code가 잘못되어 layout이 잘못 짜지더라도, layout에서 고칠 수 있다. 이를 ECO라고 한다.