(스킵해도된다)

single cycle 구조 : 하나의 명령어를 수행할 때 하나의 clock을 사용함

multi cycle 구조 : 한 명령어를 수행할 때 여러개의 clock을 사용함

PC : 명령어의 Memory 주소값이 들어가 있음 Register : 다양한 데이터를 저장하는 저장 장치 ALU : 산술 논리 연산을 수행하는 조합 회로 Memory : 연산에 필요한 Data를 가져오거나 가져다 놓는 장소

ex)add 명령어를 표현하는 구조

op : add명령어라고 알 수 있음

rs, rt : 각각의 register에서 정보값을 받아옴

rd : ALU에서 add 명령어를 실행하여 값을 rd에 저장

ex2 ) lw : rs에서 정보를 받아와서 rt에 data를 저장

ex3) beq : rs와 rt값을 ALU로 비교한 후 같으면 constant로 새 주소를 만든 후 명령어의 위치를 바꿈

Flip-Flop : Clock마다 Datapath가 쉬어가는 장소 ALU : 산술 논리 연산을 수행하는 조합회로, Single-cycle processor와 다르게 조합 회로들이 뭉쳐있음 Memory : 연산에 필요한 Data를 가져오거나 가져다놓는 장소, Data Memory와 Memory가 합쳐져 있음

multi cycle에선 ALU와 mux에서 해야하는 일들이 clock마다 다르다.