2024-1학기동안 진행한 sram과 dac의 설계 프로젝트입니다.

우선 우리 팀은 S램의 제작을 목표로 스케메틱과 레이아웃을 작성했다.

S램의 구성

precharge

senseamp

bitcell

write driv

동작원리

1. bit line은 precharge에 의해 항상 5V로 초기화된다.
2. decoder를 통해 원하는 WL을 선택한다.
3. write driver을 통해 data를 작성하면, BL 혹은 BLB중 한 라인만 0V로 떨어진다(혼자 시뮬레이션하면 0V에 도달하지만, 합친 후 시뮬을 돌리면 0V까지 떨어지진 않는다. 다만, 2.5V보단 아래로 떨어지니 괜찮다.)
4. bitcell에 데이터가 저장
5. read 신호를 보내고 WL을 고르면, 저장된 data에 의해 bitline이 다시 5V보다 떨어지고, senseamp가 BL과 BLB를 확실히 구분되게 돕는다.

제작한 후 단순히 S램 뿐만 아니라, DAC를 이용해 아날로그 신호로 나타내는 시스템까지 만들었다.

R-2R DAC

높은 분해도를 위해 각 data마다 두배의 tense를 가지는 R-2R DAC를 설계했다.